コスチューム大人気

私は学生時代に合宿免許で自動車免許を取得しました。夏休みの間に免許がほしかったので友だちと一緒に合宿免許に行くことにしました。確か2週間ほどで取れたと思います。免許を取ることだけに集中できるのでとても良かったですし、今から20年前で20万程度だったと思います。田舎道を走るので怖くはなかったのですが、免許を取って大阪で車を運転した時は交通量が多かったので怖かったです。初めはこのギャップがありますが、慣れれば大丈夫です。
高校時代には、自動車免許を取得するために、自動車教習所へ通っていました。高校の同級生がたくさん同じ教習所へ来ていましたので、教習所での授業も、一緒に勉強することができましたので、とても楽しかったことを覚えています。教習所での休憩の時間は、一緒に通っていた高校の同級生と一緒に、お菓子を食べていました。
　インテルが民生用としては世界初となるマイクロプロセッサ「i4004」を発表してから、2011年の11月15日で40年が経った。インテル製CPUの元祖ともいうべき、このマイクロプロセッサは、電卓用演算装置として開発がスタートし、嶋政利氏が設計に携わったことでも知られる。i4004以前は、複数の半導体チップを組み合わせ、演算処理回路を構成するのが当たり前だったが、i4004では主要な演算処理機能を1つの半導体チップに統合した。

【拡大画像や他の画像】

　i4004は、10マイクロメートルプロセスルール（0.001ミリ、ナノメートルに換算すると1万ナノメートル）を採用し、2300トランジスタを集積、4ビットの演算能力で、500kHzまたは740kHzで駆動するというものだった。このi4004の投入を機に、それまでメモリチップベンダーとして事業を進めていたインテルは、CPUの開発に軸足を移していく。この後、同社創始者の1人、ゴードン・ムーア氏が唱えた「トランジスタ数は24カ月ごとに倍になる一方で、製造コストは反比例して減少する」というムーアの法則にのっとり、同社がCPUの高機能化・高性能化を推進してきたのはご存じのとおりだ。

図：インテルのマイクロプロセッサ40年の進化、ほか
（http://plusd.itmedia.co.jp/pcuser/articles/1111/29/news008.html）

　この40年間に、マイクロプロセッサはめざましい進化を果たし、コンピュータのみならず、電話や車、カメラ、テレビや冷蔵庫といった家電製品まで幅広い機器の「頭脳」として搭載されるようになった。http://www.risinged.info/インテルによれば、i4004と現行の第2世代Core i7（LGA 1155版Sandy Bridgeコア、9億9500万トランジスタ）を比べるならば、トランジスタ数は約43万倍に増え、性能は35万倍以上の向上を果たしている。また、トランジスタ1個あたりの消費電力は5000分の1に下がり、トランジスタ当たりの価格は5万分の1に低下しているのだという。

　インテルは、この40年間のプロセッサにわたる性能向上を、より身近な例で表現している。

1. Core i7をi4004と同じ1971年当時のプロセスルールで作った場合、約21平方メートル（7×3メートル）の部屋（約12畳半）と同じサイズになる

2. i4004の演算性能は1秒あたり9万2000命令であったが、現行のCore i7は1秒あたり9200億の演算処理が可能。これをキータイプのスピードに例えると、トルストイの「戦争と平和」1冊分を1秒間で入力できるほどに高速化していることになる

3. i4004の動作クロックを時速60マイルで走行する車だとすると、現在のCore i7のTurbo Boost Technology有効時の最大クロック（3.9GHz）のスピードであればサンフランシスコーニューヨーク間（約3000キロ）を1秒間で走破できる計算になる

4. 1971年のトランジスタ性能で標準的なノートPCを作ったとすると、1カ月あたり25,000ドルの電気使用量が必要になる

5. トランジスタのコストは1971年は1ドルあたり37トランジスタだったが、現在は1ドルあたり2百万トランジスタへと大幅な低価格化を果たしている。もし、この低価格化が自動車市場でも実現していたならば、新品のポルシェが1ドルで購入できるようになっていたはずだ。

●あと10年でスマートフォンは100ギガFLOPSが必要だ

　マイクロプロセッサ誕生40周年をうけて、米Intel 最高技術責任者（CTO）のジャスティン・ラトナー氏は、「次の40年間に起こる革新は、過去1万年におよぶ人類史上で起きたあらゆる革新をすべて足し合わせた数と同等、もしくは上回るだろう」と、これからも半導体の技術革新を加速させていく意向を示した。

　インテルが目指すゴールは明確だ。「コンピューティングデバイスは、もっとインテリジェントになる必要がある。まわりの状況や過去の動作履歴などを参照して、ユーザーが次にやりたいと思うことを判断できるようになるべきだ」と、ラトナー氏は予想する。インテルは、この技術を10年以内にPCだけでなく、携帯電話などインターネットを利用するITデバイスすべてで実現できるようにしたいと考えているようだ。そのためには、スマートフォンでも100ギガFLOPSの演算処理性能が必要となると試算される。

　このため、ラトナー氏は「今後10年間で、消費電力を300分の1にする必要がある」と指摘する。ちなみに、100ギガFLOPSの演算処理性能とは、Core i7-2600K（109GFLOPS）が携帯電話に搭載されるのと同じと考えれば分かりやすいだろう。ただし、ラトナー氏によれば、「この演算性能を現在の携帯電話向けのモバイルプロセッサで実現しようとすれば、600ワットの消費電力が必要になる」と説明する。同氏は、この演算性能を10年後には2ワット以下で実現するというのだ。カードローン 低金利

　インテルは、すでにこの目標を実現すべく、新しい技術革新を生み出そうと動き出している。その一部は、過去のIntel Developer Forum（以下、IDF）で公開されている。2011年9月に開催されたIDF 2011 San Franciscoでは、ラトナー氏自らが個別インタビューで今後10年間で消費電力を300分の1にする要素技術について説明した。

　「消費電力を低減するために重要になるのは、リーク電流をいかにして抑えるかにかかっている」と、ラトナー氏は語る。半導体はムーアの法則通り、半導体プロセスルールの進化とともに、トランジスタ数を増大させてきた。特に、ここ数年、半導体プロセスルールが微細化するごとにリーク電流は増える傾向にあり、このことがCPUの高性能化のペースを鈍化させてきた。2004年に90ナノメートルプロセスルールを採用したPentium 4でトランジスタのリーク電流と熱密度の問題が深刻化し、インテルは、マルチコアCPUへと舵を切った。しかし、その後もプロセスルールの微細化ごとにリーク電流の問題は深刻度を増し、45ナノメートルプロセスルールではトランジスタに用いるゲート絶縁膜の素材に高誘電率の“High-K”を採用することで、漏れ電流を抑えるなどの工夫をしてきた。

　現在、この問題に大きなブレイクスルーをもたらすと期待されているのが、インテルが22ナノメートルプロセスルールで採用する「3Dトライゲートトランジスタ」技術だ。

　半導体を構成するトランジスタは、「ソース」と呼ばれる電流の貯蔵エリアと「ドレイン」と呼ばれる排出路の間に、「ゲート」と呼ぶ“せき”を設けることで、電流を流したり止めたりという制御を行なっている。しかし、半導体プロセスルールが微細化するごとに、ゲートそのものも小さくなり、それに伴い漏れ電流も増え続けてきた。そこで、3Dトライゲートトランジスタ技術では、ゲートを3次元構造にすることで、小さなエリアでも漏れ電流を抑制できるようにする。

　インテルで半導体製造技術の開発を担当するマーク・ボア氏は、「この技術は、ソースとドレインを“台地”としてトランジスタ上に構築し、その間にゲートを90度に遮る壁とすることで、これまで1つの面だけで電流制御を行なっていたところを、両側面と上面の3面で電流制御ができるようにすることで、漏れ電流を低減できる」と説明、さらに、「この構造では、ソースとドレインの面積も増やせることから、より多くの電流をトランジスタに流せる上、ゲート長を短くできるため、高クロック化などの高性能化も容易になる」とする。なお、トライゲートとは“3面をゲートにする”ことを意味する。ラトナー氏は、「22ナノメートルプロセスルールで導入する3Dトライゲートトランジスタ技術の採用によって、消費電力が50％低減できる。この技術は、今後、プロセスルールの進化とともに半導体の消費電力を低減し続ける要素技術となる」という。取引

　しかし、3Dトライゲートトランジスタ技術だけでは、10年後に消費電力を300分の1にすることは難しい。そこで、インテルはさらに

1. CPUに電力供給回路も組み込むことで電力効率を引き上げる

2. CPUをより低電圧で動作できるようにする

3. メニーコア化とメモリ帯域の拡大で演算処理性能を引き上げる

という、3つのアプローチで、低消費電力で、かつ、パワフルなCPUを実現しようとしている。

●CPUにVRMを統合するのは省電力の流れ

　ラトナー氏は、CPUの低消費電力化の第1歩は「CPUに電圧レギュレータを統合することだ」と説明する。ラトナー氏は、2005年の8月に開催されたIDF Fall 2005の基調講演で、現在マザーボード上に搭載している電圧変換回路（VRM：Voltage Regulation Module）をCPUに統合するCMOS電圧レギュレータに関する発表を行なった。同氏は「現在、CPUの電力リクエストに応じてオンボードの電圧変換回路を動かしていたのでは、電力効率が悪い。これをCPU上に統合すれば、単一電圧供給で、より高速に電圧を変更できるため、電力効率を15〜30％ほど向上する」という。

　さらにラトナー氏は、「この技術は、2013年に市場投入する“Haswell”（開発コード名）で実装するほか、Atomについても、22ナノメートルプロセスルールと3Dトライゲートを採用する“Silvermont”（開発コード名）で同技術を採用する」と明らかにしている。

●10ミリワットでPentiumを動かす！

　次に続くのは、ラトナー氏がIDF San Francisco 2011で披露した「ニアしきい電圧駆動技術」の実装だ。ここでいう「しきい電圧」とは、トランジスタを駆動できる最低限の電圧のことだ。トランジスタは一定の電圧を加えることでオンになり、それ以下の電圧ではオフになる。この動作を繰り返すことで、デジタル信号の“0”と“1”を生成する。しかし、現在のプロセッサでは、半導体のしきい電圧よりもかなり高い値を通常駆動電圧にしている。これは、ウエハから採れるチップごとにしきい電圧が異なることや、しきい電圧ぎりぎりの低電圧では、動作が安定しなかったりパフォーマンスがでないためだ。

　そこで、Intel Labsは、Socket 7のPentium（P54C）をベースにこの技術を実装した試作プロセッサ“Claremont”（クレアモント）で、当時15ワット前後で実現していた性能を、10ミリワット以下で実現できることを示している。IDF 2011の基調講演で行ったClaemontのデモで、小型ライトに照らされた太陽電池（インテルは切手サイズと表現したが、ラトナー氏は切手にしてはちょっと大きすぎるよね、と語っていた）で駆動し、3Dゲームや動画再生を行なったが、「Claremontでは電力効率を5倍に高めているが、CPUをニアしきい電圧技術に最適化してイチから設計すれば、電力効率を10倍以上高めることも可能だ」と説明する。

●目指すのは、2018年のエクサスケールHPC

　さらにラトナー氏は、「しきい電圧ギリギリで駆動できるようにすれば、省電力性能を向上させるだけではなく、パフォーマンスも向上できる」と説明する。http://www.webcashing.com/この技術をデスクトップPC向けのハイエンドCPUに活用した場合、しきい電圧から最大駆動電圧までのダイナミックレンジの広さを生かし、より高クロックで動作できるようになるというわけだ。インテルは、この技術を生かし、2018年にエクサFLOPS（10の16乗FLOPSの浮動小数点演算性能）を実現するスーパーコンピュータを実現する計画を明らかしているが、ラトナー氏は「ニアしきい電圧駆動技術は、クライアント向けCPUの省電力化にも役立つ」として、3〜5年後をめどに、同技術をノートPCやデスクトップ向けCPUにも応用していく姿勢を示す。

　もう1つの段階は、CPUの演算性能を向上させることだ。同社はHPC向けにMIC（Many Integrated Core）を展開しており、32ナノメートルプロセスルールを採用し、50コアを統合した「Knights Corner」を発表している。同製品は50コアで1テラFLOPSの演算性能を実現しており、長期的にはこのメニーコア技術を一般のCPUにも統合することも検討している。

　また、Intel LabsではGPUコアを使ったアクセラレーションのサポートも検討しており、2011年のIDFでは現行の“Sandy Bridge”世代のCore i7で内蔵するグラフィックスコア（Intel HD Graphics 3000）を使って、JavaScriptの高速化を実現するデモも公開した。ただし、メニーコア化やGPU利用を推進していく上では、CPUの作業領域となるメモリとのインタフェースを高速化することが不可欠となる。そこでインテルは、チップに小さな穴を開け、そこに電極となる金属を充填する「TSV」（Through Silicon Via：シリコン貫通電極）技術によって、より広い帯域でメモリチップをチップ上で接続する手法なども模索している。

●それもこれも自社工場があるから可能になる

　Intelが、こうした技術革新を続けられるのも、半導体製造施設を自社で持ち、最新技術に最適なプロセスルールの開発ができることが大きい。2012年第1四半期末〜第2四半期初に市場投入が計画されている次期主力CPUの“Ivy Bridge”で3Dトライゲートトランジスタ技術を初めて投入する22ナノメートルプロセスルールに適用できたのも、2006年に45ナノメートルプロセスルールの立ち上げにおいて、SRAMチップの試作で3Dトライゲートトランジスタ技術を採用し、この技術を使った半導体の量産に向けて研究を重ねるなど、製造技術の確立にも5年を費やしてきたからだ。

　振り返れば、インテルはシングルコアで4つのスレッドを実行できる拡張版Hyper Threadingを採用するとされた第5世代のPentium 4プロセッサ“Tejas”（開発コード名）で2005年の市場投入を計画していた。しかし、リーク電流に起因する消費電力の増大などを理由にキャンセルしている。このことがきっかけとなって、CPUのロードマップをマルチコアへ転換せざるを得ない状況となった。

　そのころ研究が本格的にスタートしたCMOS電圧レギュレータや3Dトライゲートトランジスタ技術が、ようやく実用化したことで、インテルのCPUロードマップは、再び高性能化のペースを取り戻すことも期待できる。実際、ラトナー氏は「22ナノメートルプロセスにおける3Dトライゲートトランジスタ技術の確立で、今後もムーアの法則を堅持できる。さらにHigh-Kに代わる新素材の研究が進めば、半導体プロセスの進化をペースアップすることも可能だ」と今後の半導体の進化に自信を見せる。cfd同氏は、2ワットで100ギガFLOPSの性能を実現するモバイルシステムも、早ければ2018年には実現できると見ており、CPUは次の40年に向けて、より低消費電力なものから、より高性能な製品まで、さらに幅広い進化が期待できるようになりそうだ。

[本間文，ITmedia]


【関連記事】
20メガワットエクサスケールは破壊的イノベーションで実現する
Gen.3とX79とSandy Bridge-Eの関係
エクサスケールは2018年に来る！
Intelの研究成果が集結！──「Research＠Intel Day June 2011」
米Intel、“Ivy Bridge”で「3D-Tri Gate」を採用